GoatCheese
2021-07-26T17:37:36+00:00
看工艺有没有虚标其实非常简单。
台积电的用户直接pdk库里把晶体管调出来量一下便知。 真的就10秒钟的事情。
论坛上从事ic工作的人也不少，我可以直接给答案，台积电基本没有虚标。
这年头总有无知群众拿密度碰瓷。你2个7nm的管子中间间距无论有多大，他还是7nm的管子啊。
intel 两个14nm的晶体管无论靠的有多近，他不还是14nm嘛？ 排列紧密的14nm就能打排列松散的7nm了？ 逗。
相同制程下，密度对使用性能没啥影响。 只是影响成本而已。
甚至密度大了还有副作用。所以intel14nm+++ 加号越多密度越小。 包括amd也在主动降密度。
我发现论坛上不少人都被intel洗脑ppt给洗傻了。 制程不提上来，光密度大真的没卵用哎。
主要是英特尔太实在了。
英特尔的十纳米就是对标台积电的七纳米。
虽然台积电已经比三星工艺更实在了。但是和英特尔一比就比较虚啦。
光密还是有用的。Intel：我功耗高[s:a2:doge]
[quote][pid=536112299,27800742,1]Reply[/pid] Post by [uid=236451]胡金丶烈酒[/uid] (2021-07-28 01:43):
那么5nm距离是5吗？ 3nm距离是3吗？[/quote]不是距离
是晶体管的栅极长度
密度对性能没影响，我都怀疑楼主是来反串的了。。
现代工艺里导线延迟远远大于器件延迟啊
[quote][pid=536112367,27800742,1]Reply[/pid] Post by [uid=42702541]安戈洛属于兄弟会[/uid] (2021-07-28 01:44):
主要是英特尔太实在了。
英特尔的十纳米就是对标台积电的七纳米。
虽然台积电已经比三星工艺更实在了。但是和英特尔一比就比较虚啦。[/quote]又在不懂装懂
Intel的10根本没办法对标台积电的7
因为他的晶体管尺寸就是10nm
怎么对标7？ 拿头对标7啊？
既然你说的你很专业，那你先从7nm工艺为什么叫7nm工艺来分析下，再套给台积电三星看他们能不能严格称为7nm。
如果你套了之后觉得可以，再把你觉得可以的套给intel，看看他能不能也叫个7nm？
[quote][pid=536112617,27800742,1]Reply[/pid] Post by [uid=40527124]独叶飞[/uid] (2021-07-28 01:46):
不是距离
是晶体管的栅极长度[/quote]那么栅极长度是5nm和3nm吗？ 我之前看文章说并不是。 能解答一下吗。
[quote][pid=536112783,27800742,1]Reply[/pid] Post by [uid=42937612]nnxxhh[/uid] (2021-07-28 01:48):
既然你说的你很专业，那你先从7nm工艺为什么叫7nm工艺来分析下，再套给台积电三星看他们能不能严格称为7nm。
如果你套了之后觉得可以，再把你觉得可以的套给intel，看看他能不能也叫个7nm？[/quote]是不是7nm非常简单
pdk库里把调一个最小的晶体管出来 对着栅极量长度
是几纳米 那就是几纳米工艺
台积电是7nm，Intel不是。
你说的很对。但是论坛关心的是你的7nm能不能比10esf强，而不是哪个栅极尺寸更小。如果台积电7nm还打不过intel 10nm，那说台积电虚标算冤枉他吗？本来大家就都是在营销nm越小工艺越先进啊。
同代工艺高密度一般都是低成本库，性能会变差。
所以在保证性能的前提下，密度越高确实代表工艺越先进啊
不同代工厂的性能没法直接对比，没法控制变量。所以敢把密度提上去的，还拿来用在高频的10esf，我觉得就是比台积电7nm强
或者你也可以说一下，不看这些不准的，怎么对比10esf和n7p。
[quote][pid=536113029,27800742,1]Reply[/pid] Post by [uid=40527124]独叶飞[/uid] (2021-07-28 01:50):
是不是7nm非常简单
pdk库里把调一个最小的晶体管出来 对着栅极量长度
是几纳米 那就是几纳米工艺
台积电是7nm，Intel不是。[/quote][s:ac:茶]
那就结了，台积电不是7nm。
台积电自己回应intel指责的时候就说过这点了。
这也没说错啥，14nm排的更密能有更多晶体管数量，7nm制程优势也有相同的晶体管数量。。。14nm能打7nm不是牺牲了功耗和发热么。。
[quote][pid=536112705,27800742,1]Reply[/pid] Post by [uid=61899559]bbyeah[/uid] (2021-07-28 01:47):
密度对性能没影响，我都怀疑楼主是来反串的了。。
现代工艺里导线延迟远远大于器件延迟啊[/quote]按照你的逻辑 11700k应该被6700k吊打
毕竟初代14nm密度大于14+++++ [s:a2:你看看你]
再说了 你真怕延迟可以加metal啊
这时候又要扯成本了对吧？
因为99%的人都接触不到TSMC的PDK
另外你网上搜一下TSMC N5，N5P，N3的资料，你看看哪个公开资料写明了Lg/CPP/MMP[s:ac:偷笑]
瞎说的人就是在赌你不敢说，反正说了也没法验证，要不然你把你公司内部资料发上来？[s:ac:哭笑]
[quote][pid=536113350,27800742,1]Reply[/pid] Post by [uid=63341767]forth777[/uid] (2021-07-28 01:52):
这也没说错啥，14nm排的更密能有更多晶体管数量，7nm制程优势也有相同的晶体管数量。。。14nm能打7nm不是牺牲了功耗和发热么。。[/quote]你第一句话就是错的
排的密不等于有更多的晶体管
因为我排的稀疏 可以把芯片做大啊
排的密大部分情况下真的就是起个省钱的作用。。
啊这，其实这不是两个问题吗，说7nm 10nm是以晶体管工艺分类，说7nm虚标其实是想表达“性能不太行”。但分类方式和性能强弱本身就是两个问题，硬扯一起emmm[s:ac:哭笑]
[quote][pid=536113192,27800742,1]Reply[/pid] Post by [uid=42937612]nnxxhh[/uid] (2021-07-28 01:51):
[s:ac:茶]
那就结了，台积电不是7nm。
台积电自己回应intel指责的时候就说过这点了。[/quote]你的语文能力有点捉急啊？
你再读读我的原话？
到底谁是 谁不是？[s:a2:你看看你]
[quote][pid=536113792,27800742,1]Reply[/pid] Post by [uid=40527124]独叶飞[/uid] (2021-07-28 01:57):
你第一句话就是错的
排的密不等于有更多的晶体管
因为我排的稀疏 可以把芯片做大啊
排的密大部分情况下真的就是起个省钱的作用。。[/quote]错intel一直用14nm，不就想尽办法多对堆点晶体管数量，具体啥技术是不是啥排的密我也不知道。能不能打cpu不是在那么不能测试么。。
[quote][pid=536114169,27800742,1]Reply[/pid] Post by [uid=60283675]Arozal[/uid] (2021-07-28 02:01):
啊这，其实这不是两个问题吗，说7nm 10nm是以晶体管工艺分类，说7nm虚标其实是想表达“性能不太行”。但分类方式和性能强弱本身就是两个问题，硬扯一起emmm[s:ac:哭笑][/quote]性能这东西没法比
intel又不开放代工
我没办法验证性能啊
但是某些网上比密度的就属于脑残了。