GoatCheese
2020-08-01T16:25:45+00:00
euv可以实现更高的制程这个没问题。
所以5nm以下duv做不了，就必须euv。
但是对于duv和euv都能实现的制程，两者区别在哪？
假设线宽定死了是7nm，这个7nm的晶体管到底是通过duv做的还是euv做的，有啥区别吗？ 从结果来看都是晶体管，gate长度一样啊。
但是为啥厂家宣传euv能降低功耗啊？ 省mask什么的就别说了，这和功耗有啥关系？[s:ac:囧]
所以我的问题是，如果两个晶体管尺寸是完全一样的，那么不管是通过duv还是euv做，性能就应该一样才对啊。
如果不一样，除非其中一个尺寸是假的 [s:ac:呆]
所以5nm以下duv做不了，就必须euv。
但是对于duv和euv都能实现的制程，两者区别在哪？
假设线宽定死了是7nm，这个7nm的晶体管到底是通过duv做的还是euv做的，有啥区别吗？ 从结果来看都是晶体管，gate长度一样啊。
但是为啥厂家宣传euv能降低功耗啊？ 省mask什么的就别说了，这和功耗有啥关系？[s:ac:囧]
所以我的问题是，如果两个晶体管尺寸是完全一样的，那么不管是通过duv还是euv做，性能就应该一样才对啊。
如果不一样，除非其中一个尺寸是假的 [s:ac:呆]