台积电公布3nm技术细节，明年试产！正建8000人2nm新研发中心

8月25日报道，在台积电第26届技术研讨会上，台积电揭秘其3nm工艺节点的更多细节，并分享了5nm后续产品N5P和N4工艺节点的相关进展。
台积电在先进制程领先的道路上一往无前，计划3nm技术于2021年进入风险生产、在2022年开始量产，而英特尔的7nm预计最早推出也要到2022年末。
据介绍，相较5nm N5工艺，相同功耗下，台积电3nm N3性能可提高10-15%；相同性能下，N3功耗可降低25-30%；N3的逻辑密度、SRAM密度、模拟密度分别是N5的1.7倍、1.2倍、1.1倍。
同时，台积电总裁魏哲家宣布，台积电已整合旗下包括SoIC、InFO、CoWoS等3D封装技术平台，命名为台积电3D Fabric。
台积电高级副总裁Kevin Zhang和Y.P. Chin在预先录制的视频中提到，台积电正在其总部旁边正建设一个专注于2nm芯片研发的新研发中心，拥有8000名工程师，将运营一条先进的生产线，该项目的第一阶段将于2021年完成。
作为全球晶圆代工“一号玩家”，从台积电的分享，我们可以看到全球先进制程最前沿的芯片制造技术风向。