Cheazypuffes308
2025-04-16T12:33:39+00:00
本文是基于[url=https://www.bilibili.com/video/BV1uhZRYWEqx]南桥总线：怎么又堵车了？[/url]的一个学习记录，内容和视频含有较多重复部分，
起因：是看到实验室用的工作站，两块5090D摆在桌上，刚想凑过去看的时候发现旁边还有个z790v-ax，配的14900k和360冷排。当时满脑子都是缩缸笑话和漏液场景，笑了好几天[s:a2:那个…]
和朋友聊起这件事之后，他说缩缸虽然严重但不能单从这一方面来看。他认识的小部分富哥为了追求各方面极致性能用的也是iu的板子，大概意思是au和iu的芯片组存在差距，在拓展方面和一些其他参数方面。(记不太清了如果表达有问题我认错Orz)
之前没有考虑过这个拓展性方面，自己不是很懂。本着好奇的心理，开始查找相关资料探究这个问题:
[url=https://bbs.nga.cn/read.php?tid=43613205]AM5主板性能天梯榜 番外 芯片组平台篇[/url]
[quote]AMD传统南桥变为PCH，外包给华硕旗下祥硕AsMedia公司，PCH主控的代号为promontory海角(简称ProM)
其中 ProM 21，命名为600/800系列(不含B840)，PCIe通道数为 4.0×12+3.0×4[/quote]好像有点问题，继续往下看
[quote]槽点1：完整的16通道，但仅12条升级为PCIe 4.0，剩下4条仍然停留在3.0标准
槽点2：使用双芯串联，第一芯夹在中间，通讯占用8条；第二芯与第一芯通讯占用4条。CPU通讯占用4条，第二M.2必用4条，仅剩4条 PCIe 4.0通道可供板厂灵活分配[/quote]看文字可能不太理解，用[url=https://www.bilibili.com/video/BV1uhZRYWEqx] 南桥总线：怎么又堵车了？ [/url]里的图来清晰展现：
B650、B650e、B850、X870使用的是单ProM 21芯片组
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-kvlhZiT3cS1hc-u0.png[/img]
4条4.0用于和CPU通信，剩下 4.0×8 + 3.0×4 用于扩展
X670、X670e、X870e板使用的是双ProM 21芯片组
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-ing4ZvT3cS1hc-u0.png[/img]
可以看到足足浪费了 4.0×12 ，其中4条用于跟CPU的通信，8条用于双芯片的通信
X板相比于B板只多出了 4.0×4 + 3.0×4 ，也就是 4.0×12 + 3.0×8 ，还没算上双芯片之间的通信开销
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-dggoZtT3cS1hc-u0.jpg[/img]
按视频中的计算来算，上行PCIe4.0×4的理论速度是8GB/s，一个PCIe4.0原厂满速的致态tiplus7100顺序读取速度约为7GB/s，再加上一个10Gbps的USB3.2外接设备，都跑满的情况下差不多能吃满。当然，一般来说是不会出现这种情况的，毕竟am5理论上提供了两个直连CPU的5.0×4 PCIe。理想情况下，这里塞两块5.0满速固态，南桥留给其他外设足以，不必产生相关的焦虑。
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-4hahZrT3cS12y-n2.jpg[/img]
以Ryzen 9000系的CPU 9700x为例，官方代号Granite Ridge AM5，PCIe5.0×28，其中16条给显卡拓展槽、4条给通往南桥的下行通道，按理来说还有8条，够两个PCIe5.0×4的m2槽，应该有两个直通CPU的槽位才对。突然想到手上的B850-A吹雪只有一个5.0×4的槽位，那空出的5.0×4去哪儿了呢
查阅[url=https://dlcdnets.asus.com.cn/pub/ASUS/mb/SocketAM5/ROG_STRIX_B850-A_GAMING_WIFI_S/C24384_ROG_STRIX_B850-A_GAMING_WIFI_S_EM_WEB.pdf?model=ROG%20STRIX%20B850-A%20GAMING%20WIFI%20S]吹雪主板手册[/url]
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-6hktZeT3cSke-g2.png[/img]
发现，直连的有一个5.0×4的m2降级成了4.0×4，也就是说与CPU直连的原本应该是5.0×4+5.0×4的m2缩水成5.0×4+4.0×4，那没事了
题外话，中间找资料时在隔壁chh有看到[为什么要直出两个x4的讨论]([url]https://www.chiphell.com/thread-2513651-1-1.html)[/url]，这里贴一下
[quote]前面提到的X670是这代AMD主板提供USB4.0(雷电3，其实雷电4和3带宽一样，只是一些小修小补的优化)的主流方案，但是这就很不AMD。AMD其实说过，B650就可以提供USB4.0，为什么最后产品里都没有这么做呢？这是因为AMD原先的方案是祥硕做一个转接芯片，能把CPU直出的其中一个X4变成USB4.0，实现直出的USB4.0方案，所以这也是AMD直出为什么要选择多留两条X4。这个方案要是能做出来，比Intel那个芯片组转接的雷电恐怕要好。但是祥硕最后并没有完成这个方案，一直到现在还没有通过测试。可以从微星的X670E ACE中看出一点端倪，X670E 背板上有一个横着的USB3.2gen2x2，那个口和CPU直出的一个5.0X4是共享带宽，互相冲突的，为什么会用这么诡异的设计，牺牲掉一个5.0X4就为了一个USB3 20G？所以这里就是AMD原先的方案，本来应该是一个CPU直出的X4直接转出去USB4.0，或者USB4.0和M2互为冲突的共享带宽，但是因为祥硕最终没有赶在发布前做出来(现在也没有)，所以取消了。微星其它都设计好了，就等这个了，最后只好用一个下位垃圾芯片代替下，变成USB3 20G了。这个方案恐怕要AMD下一代主板才会用到了，到时候可能就会有比现在更好的USB4.0方案了。
因为Intel这个转接出来的相当于是芯片组的3.0X4，分出两个雷电3.0X4。
AMD这个方案是直出的4.0X4，给一个USB4.0。
USB4.0已经发布了v2规范，达到80G带宽，4.0X4原则上是够的，我们能不能在不久将来AMD板子上用上这个接口呢，而且原生的USB4 80G用来插显卡，恐怕比那个只有24G的雷电3要好不少性能，毕竟3.0X4的40G带宽用来插4090就要损失17%以上性能，更不用说24G了，USB4 80G应该能给到显卡64G的带宽，那就很不一样了。[/quote]au告一段落，目光转向隔壁的牢英
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-g8pjZ1nT3cS1a2-py.png[/img]
12-14代酷睿采用8条4.0与南桥通信，和amd做法一致，但是南桥与CPU通信却是使用单独的4.0×8的DMI通道，不占用南桥可用PCIe通道
这代表了，CPU和南桥之间的数据传输通道相比于amd的大了，扩展的PCIe通道也更多了，图中可明显看出有4.0×20 + 3.0×8
对于B760、B660、H610等中低端板子来说这方面略微逊色
以B760为例，这里只关注CPU和南桥之间的通道，通道砍为4.0×4，但仍是
[img]https://img.nga.178.com/attachments/mon_202504/25/9aQ1a8-ias3Z17T3cS1je-uy.png[/img]
这里可以总结一下了，从PCIe的角度来看，得出粗浅的初步结论为：
- a在直出时可以比i多一个5.0×4，即使降速了也能多一个直出x4
- i在CPU与南桥通信上做的好，单独的DMI可以有效地保证扩展性，未阉割的4.0×8通道可以拓展性和速度两手抓
[quote]15代之后i的直出通道就反超AMD了，16条显卡5.0支持x4粒度的拆分，直出自带8条(5.0x4+4.0x4)固态接口。看上去比AMD的16+8条5.0菜，但15代还集成雷电通道，这玩意AMD得单独用x4的通道+外挂芯片才做得到，x870拼尽全力做的扩展性反而比不上b860 [/quote]看来后续还有更多的东西值得去探索和学习，单从PCIe角度只是管中窥豹[s:a2:不明觉厉]
欢迎老哥们指指点点，拓展下知识面[s:a2:偷笑]