FlickY
2021-01-08T12:49:05+00:00
加上之前某临时工的消息，基本没跑了。爆料来自CHH，可以保证爆料人确实有rkl的ES版，自己看图
内存控制器频率在ryzen里就是UCLK。说的分频就是mem clock/uclk=2：1，fclk可以任意(你所能达到的体质)。以后intel也得这样玩了。
ES的同步频率太菜了，3733？？？就看正式上市能到多少了！！！
再提一点，目前雷诺瓦的FCLK同步基本盘是2267，相当于zen2的1866。而zen3基本盘算2000吧，当然目前仍然有一些卡FCLK
当然雷诺瓦L3太小，故并不适合游戏。
但是今年有5000APU 塞尚，第二次采用完整7NM工艺，L3翻倍，估计FCLK基本盘还能再次提升(毕竟zen2和zen3都是12nm iod，也提升了不少)基本上同步4600+是没问题。
核心体质或许也有提升，[4600内存+zen3的IPC(频率估计还能提升)+16M L3的5000系列APU]或许是游戏党的新一个选择。
就看你英特尔到时候内存能上到多少了啊
[img]https://img.nga.178.com/attachments/mon_202101/11/9aQ5-64nyK14T3cSpy-97.png[/img]
[img]https://img.nga.178.com/attachments/mon_202101/11/9aQ5-dgr5Z1dT3cSro-jc.png[/img]
zen2的图给intel用毫无违和感嘛~~。。。
[img]https://img.nga.178.com/attachments/mon_202101/11/9aQ5-etfyZfT3cSr8-e4.jpg[/img]
英特尔不用环形总线了？fclk不是因为if总线才弄的
Reply to [pid=484441552,25067869,1]Reply[/pid] Post by [uid=60979474]STHGINKRA[/uid] (2021-01-11 21:00)
不是的，现在zen3也是ringbus，同CCD内的核心访问，IF频率是跨DIE的。ringbus和IF机制不冲突啊
Reply to [pid=484441552,25067869,1]Reply[/pid] Post by [uid=60979474]STHGINKRA[/uid] (2021-01-11 21:00)
不是一个东西
fclk是因为AMD把北桥单拿出来了，内存和北桥挂钩，不和核心直接挂钩
zen3也是ringbus环形总线，照样有fclk
看来麦高达又说对了
Xe显卡架构移植不到14nm上
11代酷睿真有可能是chiplet小芯片设计，分成14nm的CCD和10nm的北桥+Xe核显
不过Intel的mcm好像叫什么EMIB封装？据说能耗比AMD的低
[quote][pid=484444781,25067869,1]Reply[/pid] Post by [uid=62165221]我要开小号A[/uid] (2021-01-11 21:16):
不是一个东西
fclk是因为AMD把北桥单拿出来了，内存和北桥挂钩，不和核心直接挂钩
zen3也是ringbus环形总线，照样有fclk[/quote]嗯？不说集成内存控制器之后北桥已经连PCIE都不管了，快没事干了吗？还连着吗？
得，这么搞单核性能如果没有大提升，牙膏还得倒吸回去。
现在就靠艹到4500+的内存遮羞。[s:ac:茶]
[quote][pid=484445459,25067869,1]Reply[/pid] Post by [uid=62165221]我要开小号A[/uid] (2021-01-11 21:19):
看来麦高达又说对了
Xe显卡架构移植不到14nm上
11代酷睿真有可能是chiplet小芯片设计，分成14nm的CCD和10nm的北桥+Xe核显
不过Intel的mcm好像叫什么EMIB封装？据说能耗比AMD的低[/quote]不是Xe移植不到14nm，而是目前intel的DDR4/5内存控制器、Xe显卡、PCIE4.0控制器等一大票东西都是建立在10nm上的IP库，如果只为了rocketlake重做一套基本上是彻头彻尾的浪费，否则cooperlake早就应该至少支持PCIE4了。
所以一直有猜测rocketlake是chiplet设计，只是和AMD正好相反——CPU部分用14++++，而uncore部分是10SFF。两者之间的连接用emib，相较于AMD走封装基板的IF连接能耗更低，带宽更高。
Reply to [pid=484446141,25067869,1]Reply[/pid] Post by [uid=62535139]稳定散热[/uid] (2021-01-11 21:22)
PCIE控制器也在北桥里啊。AMD的北桥=IOD=PCIE+DRAM+IF。
[quote][pid=484447410,25067869,1]Reply[/pid] Post by [uid=34962610]haruspex[/uid] (2021-01-11 21:28):
PCIE控制器也在北桥里啊。AMD的北桥=IOD=PCIE+DRAM+IF。[/quote]嗯？内存控制器不是在CPU里吗？
Reply to [pid=484447727,25067869,1]Reply[/pid] Post by [uid=62535139]稳定散热[/uid] (2021-01-11 21:29)
AMD那边，IOD就相当于北桥的作用。在同一个封装里，但不是同一块芯片。
Reply to [pid=484446141,25067869,1]Reply[/pid] Post by [uid=62535139]稳定散热[/uid] (2021-01-11 21:22)
其实在2018年以前北桥都集成进CPU-die里了，没有北桥这个概念
只不过AMD这边在zen2把北桥复活了，负责内存控制器、PCIe控制器和USB什么的
再问下zen3比如5600X玩网游等重视单核的游戏时，是能做到不管你玩多久只要他能自动睿频到单核比如5g那它就在你玩游戏时一直保持着单核5g吗？
[quote][pid=484448003,25067869,1]Reply[/pid] Post by [uid=62165221]我要开小号A[/uid] (2021-01-11 21:31):
其实在2018年以前北桥都集成进CPU-die里了，没有北桥这个概念
只不过AMD这边在zen2把北桥复活了，负责内存控制器、PCIe控制器和USB什么的[/quote]是啊？我就说早就不再北桥了，AMD又弄回去了？这不是退步吗？
uclk是内存控制器频率吧，intel的ring/mesh才是相当于fclk
Reply to [pid=484448234,25067869,1]Reply[/pid] Post by [uid=62535139]稳定散热[/uid] (2021-01-11 21:32)
可是AMD它缺钱啊[s:ac:哭笑]
要是不把北桥拉出来，am4插槽从4核到16核都有，为了保证良率，不得画它个6、8、12、16核，四张电路图[s:ac:哭笑]Intel就6、10两张电路图，AMD血亏啊[s:ac:哭笑]
瞎猜啥 RKL肯定还是单Die啊 Die面积都有264mm2了(10个蛋的10900K才206.1mm2) 不光内核跟核显 包括IMC都大改了(后面的TGL-H跟ADL也是这一套IMC) 2种模式 Gear1跟Gear2 Gear1性能超强 你看我发的图
Gear2偏重高频 不过延迟之类的的会高一点
[img]https://img.nga.178.com/attachments/mon_202101/11/9aQ5-ih01ZtT3cSo6-9w.jpg.medium.jpg[/img]
[img]https://img.nga.178.com/attachments/mon_202101/11/9aQ5-iplcZeT3cSu2-rv.jpg.medium.jpg[/img]
Gear1下3733内存跑的[s:ac:哭笑]你们觉得跟农企一样外置IOdie能跑出这样的延迟么
林海吐槽z590内存距离cpu近了，为了超内存？这个等公布了有测试就好了 解禁不知道三月？