Buhzy
2021-11-14T07:41:21+00:00
大小核主要是营销需要，让框框变多在营销端好卖价，但是大小核的保大不保小机制让12代返修率增加。
既然为了框框，搞几个一核四线程混搭，10个大核能整出最多50个框框，怎么混搭都够跟苏妈在营销端耍。
而且同大核，调度会方便很多，返修率也会下降，一切利好营销端。
谁在为了框框？
是楼主你自己吗？
反正我知道I/A只是为了全核性能。
从实际效果来看p+e效果还不错，10p 5.2g那个热量我估计水冷都压不住……8个3.9g的小核tpu测出来纯游戏略大于一颗9400f或者33x，理论性能和10400f/3600x差不多
为什么用大小核，因为英特尔以更低的成本完成了环形总线的突破。
可能10900K那样塞10个核进去就极限了，12个有点难。现在12600k 6+4，相当于以前7个核。12700k 8+4，相当于以前9个核。更别说低压U 2+8这样了。
而且英特尔也真的很有自信啊，他们的小核做到和14nm大核整数性能相仿。9400f或者3300x过时了吗？
如果小核为了凑数的，就没必要在高端i9疯狂堆，而把i5小核砍掉了。
那是不可能的
功耗会彻底控制不住
英特尔现在在努力控制整芯功耗，包括限制后端宽度和大小核结构。结果你还要在油门上踩一脚？
环形总线设计塞不下那么多物理超线程，换其他环形总线设计的话不如直接堆核心。
一个小核的性能已经可以跟6代的核比了，这就是一种突破。我认为应该是intel在做一种功耗、die size、性能、成本上的一种trade off
比起核心大小，我更希望intel能配合好操作系统厂商完成调度优化
相比之下框框到不是那么重要
Reply to [pid=568228535,29558852,1]Reply[/pid] Post by [uid=63293368]号令枪声东击西[/uid] (2021-11-23 16:18)你这就说错了
解释一下英特尔酷睿处理器的Ringbus环形总线，这个结构的限制是“物理节点数量”，但是的确不限制核心的超线程
ringbus总线解决总线堵车的工作机理是令牌机制，环形总线一共有顺时针、逆时针两条；当一个物理节点拿到令牌时就可以与IO(或者说SA、北桥都可以)进行通讯，当通讯结束后或者切入另一条ring总线后就会把令牌交给下一个物理节点。
也就是说ringbus总线结构不会影响节点和IO的通信，理论上想堆多少超线程都行。但是这个结构确实会限制物理节点数量，因为某些核心拿到令牌时其他核心都在排队，如果排队的节点过多就会产生严重的总线延迟。目前嘤特尔CPU的节点都不超过12个(包括核显和SA)，超过这个数量就要考虑mesh和IF总线等适合堆核的结构了