FrostScale
2021-10-22T13:05:47+00:00
这参数不太对吧，最高只能6400？而且不是说DDR5的ecc成为强制标准了嘛？怎么还是non ecc？[s:ac:茶]
[url]https://rog.asus.com/motherboards/rog-maximus/rog-maximus-z690-hero-model/spec[/url]
[img]https://img.nga.178.com/attachments/mon_202110/28/9aQ17b-dlreK1yT3cSsg-n8.jpg.medium.jpg[/img]
on-die ECC和传统的ECC还是有区别的
DDR5的on-die ECC只负责检测颗粒上的bit翻转，传统ECC负责检测传输过程中的bit翻转，而且还会有额外的一颗颗粒存储校验数据
ddr5是on die ecc 只存储ecc数据不纠错 想纠错要和side band ecc结合用
[quote][pid=562012683,29187004,1]Reply[/pid] Post by [uid=60153298]会飞的狗子[/uid] (2021-10-28 21:21):
ddr5是on die ecc 只存储ecc数据不纠错 想纠错要和side band ecc结合用[/quote]只存储不纠错？那它起什么作用啊[s:ac:哭笑]
[quote][pid=562012597,29187004,1]Reply[/pid] Post by [uid=43042825]Dakkidaze[/uid] (2021-10-28 21:20):
on-die ECC和传统的ECC还是有区别的
DDR5的on-die ECC只负责检测颗粒上的bit翻转，传统ECC负责检测传输过程中的bit翻转，而且还会有额外的一颗颗粒存储校验数据[/quote]太复杂了，所以简单说就是DDR5的ECC其实卵用没有？[s:ac:哭笑]
Reply to [pid=562014317,29187004,1]Reply[/pid] Post by [uid=60979982]荀玥[/uid] (2021-10-28 21:30)
1L说的对 我考虑简单了
Reply to [pid=562014435,29187004,1]Reply[/pid] Post by [uid=60979982]荀玥[/uid] (2021-10-28 21:31)
与DDR4做个比较好了：
DDR5：on-die ECC，可以检测并修复颗粒内数据的比特反转
DDR5 ECC：on-die ECC和sideband ECC，可以检测并修复颗粒内数据的比特反转和传输过程中引起的比特反转
DDR4：什么都没
DDR4 ECC：sideband ECC，可以检测并修复传输过程中的比特反转
实现sideband ECC需要内存控制器(CPU里)和主板(走线)的支持。
检测方法通常来说是海明码，所以sideband ECC每传送64bit的数据需要72bit(64+8)，也需要内存和CPU之间有更多的连线，通常I家没ECC的板子会不接多出来的线。假如DDR5的on-die是同样的方法，那往外送还是64bit，但内部会按72bit存。
顺便一说，这就是为啥ECC的条子上有9颗同样容量的颗粒。
[quote][pid=562014435,29187004,1]Reply[/pid] Post by [uid=60979982]荀玥[/uid] (2021-10-28 21:31):
太复杂了，所以简单说就是DDR5的ECC其实卵用没有？[s:ac:哭笑][/quote]有用的，而且应该很明显，尤其是超频的时候
ddr5什么时候上到10g等效频率[s:ac:哭笑]
[quote][pid=562029546,29187004,1]Reply[/pid] Post by [uid=26558596]psps3[/uid] (2021-10-28 22:57):
ddr5什么时候上到10g等效频率[s:ac:哭笑][/quote]看你是要零售版还是PPT超频了，PPT都已经超到1.2w了。过两年高频8000+高频DDR5估计和现在B-DIE，E-DIE一样随便拉。