Alex_X_X
2020-04-11T08:20:08+00:00
这鬼东西感觉又抽象又复杂，非常多的概念都是人工定义的，推也没法推，我学理论力学的时候都没这么费劲[s:ac:喷]
计系大学生相关，你们的计算机组成原理都是怎么学的？
Frosty224
入职以后没啥大用场[s:ac:哭笑]
… 𝘔𝘺 𝘋𝘢𝘳𝘭𝘪𝘯𝘨 𝘈𝘯𝘨𝘦𝘭 ;; ⭐
那等你学计网岂不是更完蛋
Simon🙃
你为啥又是计组又是理力
NicoTeo
理论不是要配合实验？
你不写代码吗？
你不写代码吗？
Alex_X_X
[quote][pid=412464002,21233740,1]Reply[/pid] Post by [uid=39322594]菜哔[/uid] (2020-04-11 16:23):
理论不是要配合实验？
你不写代码吗？[/quote]就是代码这个鬼东西最恐怖，四十多条指令的cpu。。。写的崩溃
理论不是要配合实验？
你不写代码吗？[/quote]就是代码这个鬼东西最恐怖，四十多条指令的cpu。。。写的崩溃
DW JAM FAM
计原啊，我们在FPGA上写五级流水线CPU，支持mips16e指令集子集。学有余力的大佬甚至可以支持mips32指令集全集[img]http://img.nga.178.com/attachments/mon_201209/14/-47218_5052bce27ab4d.png[/img]
给你推荐本书：雷思磊的《自己动手写CPU》，真的是一步一步从零写出CPU，很好的解决了初期无从下手的问题
给你推荐本书：雷思磊的《自己动手写CPU》，真的是一步一步从零写出CPU，很好的解决了初期无从下手的问题
ETHAN_RED_NINJA
编辑了，和我认知中的计组不太一样。[s:ac:哭笑]
howareyoudude12
？？楼主是计算机专业的吗 我没听说过哪个学计算机的还要学理论力学的[s:ac:哭笑]
JustXsouls.
还好我们当时是老外上课，只学了理论，不用写代码
Walruss
[quote][pid=412464644,21233740,1]Reply[/pid] Post by [uid=61388545]onE_Eg_g[/uid] (2020-04-11 16:26):
计组？垃圾姥表示这还要学？[s:ac:哭笑][/quote]又不是让你组电脑，这门课自己下板写CPU的，简直杀人
计组？垃圾姥表示这还要学？[s:ac:哭笑][/quote]又不是让你组电脑，这门课自己下板写CPU的，简直杀人
Bas
计算机很多学科其实偏文科吧，像计组这种很多就是靠背的[s:ac:茶] 不过我记得考试的大题一般都比较套路化吧，不是很难考。主要是大作业比较恶心，看你们老师布置成什么样的了～
TheDuck
软件工程的，我们计组学得很浅[s:ac:哭笑]好像只有一点点实验，其他都是理论知识[s:ac:哭笑]帮不到你
NicoTeo
Reply to [pid=412464385,21233740,1]Reply[/pid] Post by [uid=60235321]7k7k500[/uid] (2020-04-11 16:25)
计组写verilog，一定不能当成“程序”来写，要知道你写的是电路，是有时序逻辑的东西
一条条电路逻辑写清楚呗
计组写verilog，一定不能当成“程序”来写，要知道你写的是电路，是有时序逻辑的东西
一条条电路逻辑写清楚呗
SOMA
计算机本来就是这样的。。。它毕竟是到最后也是工科而不是理科(计算理论领域除外)
组原画CPU还挺好玩的
组原画CPU还挺好玩的
Shoeske
[img]https://img.nga.178.com/attachments/mon_202004/11/-7Q5-esvaK1eT3cSmj-g4.png[/img]
代码，只做过这种简单实验，期末卷纸考试加一个简单实验演示，看来学的浅啊...[s:ac:哭笑]
代码，只做过这种简单实验，期末卷纸考试加一个简单实验演示，看来学的浅啊...[s:ac:哭笑]
Labs.
我已经忘了计组了。我觉得是要把计组里面的内容和实际机器某些功能对应起来吧，会更方便理解一些。
Walruss
写流水线把从小到大一个个模块写好，连起来，然后慢慢调时序吧。
但硬件很恶心一个地方就是跑前仿真的结果有时和后仿真不一样。后仿真跑一次要半天，调试起来真的是急死人。
但硬件很恶心一个地方就是跑前仿真的结果有时和后仿真不一样。后仿真跑一次要半天，调试起来真的是急死人。
Comzee
[quote][pid=412467565,21233740,1]Reply[/pid] Post by [uid=39321877]封进骆驼[/uid] (2020-04-11 16:39):
写流水线把从小到大一个个模块写好，连起来，然后慢慢调时序吧。
但硬件很恶心一个地方就是跑前仿真的结果有时和后仿真不一样。后仿真跑一次要半天，调试起来真的是急死人。[/quote]Emmm，除非是刻意追求频率，不然前后仿不一致多半是写的烂。
写流水线把从小到大一个个模块写好，连起来，然后慢慢调时序吧。
但硬件很恶心一个地方就是跑前仿真的结果有时和后仿真不一样。后仿真跑一次要半天，调试起来真的是急死人。[/quote]Emmm，除非是刻意追求频率，不然前后仿不一致多半是写的烂。
Felixchan0516
我小学装过电脑硬件，初中过了软件工程师的考试，本科计算机专业课全是炒冷饭，除了编译原理就没一门课是我大学以前没学过的…[s:ac:呆]当然我学校不行是很多人看不起的复旦[s:a2:不明觉厉]
感觉帮不上你…
感觉帮不上你…