[好难猜啊] AM5下一代芯片组规格猜想

HeWhoSpeaks-avatar

HeWhoSpeaks

2025-09-06T15:46:06+00:00

这段时间有很多讨论Zen6的帖子,根据目前的爆料,Zen6在各方面都是革命性的一代

至于主板方面,虽然还是AM5平台,但是考虑到芯片组已经摆烂一代了,900系主板很可能会启用新的南桥芯片 总不能整个AM5世代,芯片组上行带宽都是4.0x4吧,隔壁都准备上5.0x8了


首先回顾一下锐龙问世以来的历代满血PCH规格:
芯片组上行通道下行通道SATAUSB (10G, 5G, 2.0)
ASMedia Promontory (X370)3.0x42.0x882, 6, 6
ASMedia PROM19 (B550)3.0x43.0x10/x84/62, 2, 6
AMD Bixby (X570)4.0x44.0x16/x12/x84/8/128, 0, 4
ASMedia PROM21 (B650)4.0x44.0x8 + 3.0x4/x2/x00/2/46, 0, 6

首要的问题就是,新的PCH到底是谁生产,祥硕还是AMD?我感觉大概率还是祥硕,理由有二:
1. 众所周知AMD X570芯片组其实就是Matisse (3000系锐龙) 的cIOD,这玩意在一开始就是作为PCH/cIOD两用而设计出来的,预留了两方面的全套功能,根据不同的用途而屏蔽对应的物理层,缺点是发热量巨大,而且成本仍然较高;现在Zen4/5的cIOD并不具备这样的预留条件,AMD如果要把它改造成PCH还得投入大量成本来重新设计
2. AM4平台诞生之初还是在PCIe 3.0的时代,4.0标准17年才刚刚公布,19年就要祥硕造出支持4.0的南桥芯片有点太早了。5.0标准是19年公布的,到明年AMD CPU支持5.0都到第四年了,祥硕你不会还搞不明白5.0 PHY吧? 你好,会的 [s:ac:哭笑]


至于芯片组规格方面,假如祥硕生产下一代的PCH(就把它称为PROM25好了),通道方面应该不会有大的提升,特别是大概率不会出现PCIe 5.0的下行通道。PROM21在中端实现了成本和扩展性之间良好的平衡,搭配AMD的拳头产品——单CCD X3D非常经济实惠,应该会延续这个模式,也就是会成为中端的B950芯片组,B940继续用PROM21。那么B950可能会出现的规格升级:

1. 上行带宽5.0x4,最基本的要求
2. 把PROM21的3.0x4升级为4.0x4,一共12条4.0通道
3. 把原有两组4.0x4的PHY改成一个支持拆分的4.0x8?这样的话中端主板不用拆直连x16也能很好地支持双显卡了,并且能充分发挥5.0x4的上行带宽
4. SATA方面,个人感觉PROM21把SATA做成和PCIe 3.0全部共享是一个很大的败笔,几乎没有主板会设计芯片组无原生SATA,除了少数接JHL8540支持雷电4,和部分只有非原生SATA的板子(好像更少了)。也许四年前,大家会认为SATA设备将会很快从消费端PC消失,但是从现在的形势看来,HDD并没有如想象的那样快速退出历史舞台。我纯主观地认为新PCH添加两个固定的原生SATA通道,和AM4时代一样,会更合理一些。这样的话12条里面2条接网卡,剩下10条能做两个半m.2接口,加上直连也有5 m.2,可以做ATX规格了

到这里你可能会问了,这么垃圾的拓展性,X板怎么办?那这不是多了一组4.0x4通用通道吗,正好再次祭出二仙桥,组成一个PROM25+PROM21的X970芯片组,一共提供4.0x16 + 3.0x4,我感觉很像是AMD能干出来的事情[s:ac:哭笑]


这是第一种可能性,但是也不排除祥硕出于某种原因造不出支持5.0的PCH。五月份台北电脑展的时候,媒体报道了祥硕的下一代USB4 v2控制器,预计26年底发布,也就是跟Zen6同期,下行80Gbps,上行居然还是64Gbps的4.0x4[s:ac:瞎]同时祥硕公布了PCIe交换芯片的路线图,5.0的物理层也还在设计阶段,并没有完成

最坏的情况下,AMD可能不得不再次操刀芯片组。和AM4/Zen2时代不同,Zen6的新cIOD据说要内置NPU和LPE核心,大概率没办法搞成PCH两用芯片了。那估计只能把Zen4的cIOD拿出来,以此为基础魔改成PCH;到时候我们就又能看到带着小风扇的X970主板,和B650换皮的B950啦[s:ac:goodjob]


总结一下,两种情况对应的芯片组规格大概如下(祥硕版纯属我瞎猜的;AMD版就是目前cIOD的参数,真造出来下行通道肯定没那么夸张)
芯片组上行通道下行通道SATAUSB (10G, 5G, 2.0)
ASMedia "PROM25" (B950)5.0x44.0x12/x102/46, 0, 6
AMD IOD 魔改 (X970)5.0x45.0x2004, 0, 2
HeWhoSpeaks-avatar

HeWhoSpeaks

[quote][pid=839496771,45055353,1]Reply[/pid] Post by [uid=4572251]MagicBladz[/uid] (2025-09-10 01:11):

b950至少得5条无冲5.0/4.0x4 m2吧,不然毫无升级的意义,下代主要升级点在cpu核心数和高频内存支持上,主板扩展感觉不会有太重大的升级,毕竟zen7还留守am5,总得留点牙膏给末代am5板子[/quote]要达到你这个要求,比我猜的还要加两条4.0通道,但是看之前祥硕历代升级就像挤牙膏一样
supersayan_1995-avatar

supersayan_1995

不倒吸就不错了,prom21单纯论数量就比19倒吸,盲猜单芯版二仙桥,最多加两条通道
peak-avatar

peak

intel是4.0x8,芯片组搞5.0太贵了
HeWhoSpeaks-avatar

HeWhoSpeaks

[quote][pid=839491629,45055353,1]Reply[/pid] Post by [uid=8842490]gaiden[/uid] (2025-09-09 23:58):

intel是4.0x8,芯片组搞5.0太贵了[/quote]现在看到爆料说Intel 900系芯片组或者至少说Z990是5.0x8来着
Reubns-avatar

Reubns

看完之后觉得农企这命名跟屁虫习惯真得改改,按照这样下去下一代就该叫ai ryzen 400,主板还是照猫画虎的b950 x970
HeWhoSpeaks-avatar

HeWhoSpeaks

[quote][pid=839492732,45055353,1]Reply[/pid] Post by [uid=42755140]DremonFreeze[/uid] (2025-09-10 00:12):

看完之后觉得农企这命名跟屁虫习惯真得改改,按照这样下去下一代就该叫ai ryzen 400,主板还是照猫画虎的b950 x970[/quote]Zen6出来之后:喜欢我的Ryzen AI 7 X3D 480吗[s:ac:哭笑]
Stephen-avatar

Stephen

3.低价批发库存积压的z890 pch(
HeWhoSpeaks-avatar

HeWhoSpeaks

[quote][pid=839494043,45055353,1]Reply[/pid] Post by [uid=42468727]nekopadia[/uid] (2025-09-10 00:29):

3.低价批发库存积压的z890 pch([/quote]等等,这个点子好像不错,AMD赶紧去跟Intel谈授权吧[s:a2:威吓]
Reubns-avatar

Reubns

[quote][pid=839493590,45055353,1]Reply[/pid] Post by [uid=60356120]xsneut[/uid] (2025-09-10 00:23):

Zen6出来之后:喜欢我的Ryzen AI 7 X3D 480吗[s:ac:哭笑][/quote]单ccd封装12核之后,命名规则还得再改,双ccd的6+6 8+8 12+12估计能把人绕晕,我至今还经常忘7845hx是一个6+6的R9
acd.exe-avatar

acd.exe

[quote][pid=839494395,45055353,1]Reply[/pid] Post by [uid=42755140]DremonFreeze[/uid] (2025-09-10 00:33):

单ccd封装12核之后,命名规则还得再改,双ccd的6+6 8+8 12+12估计能把人绕晕,我至今还经常忘7845hx是一个6+6的R9[/quote]应该不会有6+6了,估计10核都不会有,区别太小会影响12核销量,我猜大概率8/12这样
Reubns-avatar

Reubns

[quote][pid=839494653,45055353,1]Reply[/pid] Post by [uid=65207353]k384698637[/uid] (2025-09-10 00:37):

应该不会有6+6了,估计10核都不会有,区别太小会影响12核销量,我猜大概率8/12这样[/quote]8+8和12+12应该还是会保留的,就是不知道以后6核是降级为R3,还是保留R5 R7 R9,单独一个R10出来给12+12,更可能还是会路径依赖参考Novalake的命名
HeWhoSpeaks-avatar

HeWhoSpeaks

[quote][pid=839495168,45055353,1]Reply[/pid] Post by [uid=42755140]DremonFreeze[/uid] (2025-09-10 00:44):

8+8和12+12应该还是会保留的,就是不知道以后6核是降级为R3,还是保留R5 R7 R9,单独一个R10出来给12+12,更可能还是会路径依赖参考Novalake的命名[/quote]6C R3 440
8C R5 460
10C R7 470
12C R7 480
8+8 R9 490
12+12 R9 495

就这样吧,NVL两簇大小核太复杂了,我感觉农企想学也学不来[s:ac:哭笑]

说到命名,当年8代锐龙搞过8086K纪念款,300系ARL可能指望不上了,NVL要是能支楞起来,大英说不定会出486K
Reubns-avatar

Reubns

[quote][pid=839495896,45055353,1]Reply[/pid] Post by [uid=60356120]xsneut[/uid] (2025-09-10 00:55):

6C R3 440
8C R5 460
10C R7 470
12C R7 480
8+8 R9 490
12+12 R9 495

就这样吧,NVL两簇大小核太复杂了,我感觉农企想学也学不来[s:ac:哭笑]

说到命名,当年8代锐龙搞过8086K纪念款,300系ARL可能指望不上了,NVL要是能支楞起来,大英说不定会出486K[/quote]也不是没可能用新IOD的12C和12+12C用更奇怪的命名,比如R7 max 480X3D,R9 max 495X3D突出区别,反正medusa point/halo应该是先不搞了 没有rdna4/udna的废物apu也不用搞
HeWhoSpeaks-avatar

HeWhoSpeaks

[quote][pid=839496403,45055353,1]Reply[/pid] Post by [uid=42755140]DremonFreeze[/uid] (2025-09-10 01:04):

也不是没可能用新IOD的12C和12+12C用更奇怪的命名,比如R7 max 480X3D,R9 max 495X3D突出区别,反正medusa point/halo应该是先不搞了 没有rdna4/udna的废物apu也不用搞 [/quote]这个还挺明显的吧,现在已经能看出端倪了,到时候用旧IOD的叫锐龙,用新的才叫锐龙AI
Weedy-avatar

Weedy

b950至少得5条无冲5.0/4.0x4 m2吧,不然毫无升级的意义,下代主要升级点在cpu核心数和高频内存支持上,主板扩展感觉不会有太重大的升级,毕竟zen7还留守am5,总得留点牙膏给末代am5板子
Weedy-avatar

Weedy

Reply to [pid=839497092,45055353,1]Reply[/pid] Post by [uid=60356120]xsneut[/uid] (2025-09-10 01:17)
那估计是把现在的3.0升到4.0就算完成苏妈的任务了[s:ac:哭笑]