Intel 7纳米再次跳票

Unmasked Citizen-avatar

Unmasked Citizen

2021-02-09T09:53:37+00:00

据 Appleinsider 等多个外媒报道,即将离任的英特尔 CEO 鲍勃 · 斯旺(BobSwan)本周二表示,由于发现了一个 “缺陷模式”,会导致 “产量下降”,因此它宣布再次推迟 7nm 芯片生产预期约半年,预计最终的量产工作将在 2022 底或 2023 初年进行。

由于产能不达预期,英特尔在去年已经推迟过一次 7nm 芯片生产工作,时间同样是半年,因此目前英特尔的 7nm 芯片生产计划已相当于整体推迟一年时间,英特尔现预计在 2022 年晚些时候或 2023 年初可以看到旗下首个 7 纳米芯片出货。

值得一提的是,在 2019 年,英特尔在三年的延期之后,终于实现了 10 纳米的量产工作。不排除英特尔 7 纳米生产再度推迟的可能。

英文的报道:
[url]https://macdailynews.com/2021/02/09/beleaguered-intel-delays-its-7nm-chips-yet-again-now-expected-in-2022-or-2023/[/url]
Misky-avatar

Misky

基操勿6
Normal Person-avatar

Normal Person

不跳才叫新闻[s:ac:哭笑]
moted1990-avatar

moted1990

这个它字用的很好
Horde-avatar

Horde

频率极其拉胯只能做gpu的初代7nm都要2023年,做cpu的7sf起码要2024年了,做桌面cpu的7esf 2025年?
WoIf-avatar

WoIf

之前据说想在7nm节点上就搞GAA
M A G A R O-avatar

M A G A R O

Reply to [pid=492390067,25499950,1]Reply[/pid] Post by [uid=62165221]我要开小号A[/uid] (2021-02-10 18:25)
如果还是按照10年前正统的理解,7nm的确应该上GAA了。

不过现在嘛……tsmc的3nm还打算继续用finfet[s:ac:哭笑]

intel这个7的设计密度直接标2nm都可以,延期也是正常的事儿。
Bones214_-avatar

Bones214_

[quote][pid=492391316,25499950,1]Reply[/pid] Post by [uid=34962610]haruspex[/uid] (2021-02-10 18:30):

如果还是按照10年前正统的理解,7nm的确应该上GAA了,或者说7是最后一代还可以不上GAA的工艺节点,5nm必须上。

不过现在嘛……tsmc的3nm还打算继续用finfet[s:ac:哭笑] 大家集体撞墙,头铁的intel就疯狂延期,精明的tsmc那边线宽早就成商标了,和实际工艺参数已经没有关系了,大家一起瞎标~

所以intel这个7的设计密度直接标4nm都可以,要是不要脸一点儿叫3nm也没啥问题,所以延期也是正常的事儿。[/quote]三星倒是all in 3nm gaa了,不知道高通会不会托三星的福完成翻盘[s:ac:哭笑]
M A G A R O-avatar

M A G A R O

Reply to [pid=492392944,25499950,1]Reply[/pid] Post by [uid=21086729]jqhsztsl[/uid] (2021-02-10 18:37)
三星那边是IBM在背后操持啊,其实一直都是,所以你也不能把那个完全看成是三星的东西。

不过IBM的研发一向阳春,最后搞不出来的概率还是比较大的……
I am McLovin-avatar

I am McLovin

先把10esf产能堆上来吧,每年再打磨两个+,2025年7sf接替10esf++++问题不大[s:ac:哭笑]
Анваров Эржан-avatar

Анваров Эржан

后面的工艺一个比一个难,目前来看终极的解决方案CFET简直难过天际
Bliqy-avatar

Bliqy

搜了下,这则报道是 AppleInsider 援引 PCMag 2020年7月的这篇文章而写的,AppleInsider 的 报道 现已404,cache 见 Wayback Machin[s:ac:哭笑]
[img]https://img.nga.178.com/attachments/mon_202102/10/9aQizn-janbK16T1kSg4-af.jpg.thumb.jpg[/img]

[img]https://img.nga.178.com/attachments/mon_202102/10/9aQizn-8d4xKgT1kSg4-4q.jpg.thumb.jpg[/img]
M A G A R O-avatar

M A G A R O

Reply to [pid=492398690,25499950,1]Reply[/pid] Post by [uid=43006324]辣条王子loti的复活[/uid] (2021-02-10 19:00)
10ESF的产能应该不低了,不是说今年就要超过intel总产能的一半么。但是在目前的工艺路线图上,10ESF并没有后续,下一步节点就应该直接上7了,所以也不知道到底要怎么过渡,也可能工艺不改,就改改核心也说不定。从隔壁ZEN2到ZEN3来看,这也不是不可以[s:ac:哭笑]

隔壁TSMC那边N5最大的问题是和N7比单个晶体管的成本没有下降,同时性能还有比较明显的损失,所以对AMD来说上N5应该是一个需要仔细斟酌的事情。如果不继续堆规模,那么光靠N5的工艺性能很难获得很大的进步,如果靠增加规模来提升性能,那就是实打实的成本提升,大多少%贵多少%,这可吃不消。要么就等N5价格降到足够便宜再上,那就不是今年的事情了。
WoIf-avatar

WoIf

Reply to [pid=492400550,25499950,1]Reply[/pid] Post by [uid=34962610]haruspex[/uid] (2021-02-10 19:08)
从zen2到zen3的进步来看,规模加的并不多,性能提升这么大,估计AMD还有很多牙膏可挤吧[s:ac:抠鼻]
M A G A R O-avatar

M A G A R O

Reply to [pid=492401641,25499950,1]Reply[/pid] Post by [uid=62165221]我要开小号A[/uid] (2021-02-10 19:13)
ZEN3增加的规模还不多?
[img]https://www.extremetech.com/wp-content/uploads/2019/06/Zen-2-Slide1.jpg[/img]
[img]https://images.anandtech.com/doci/16214/Zen3_arch_7.jpg[/img]
这完全就是靠规模堆出来的性能啊。
Abandiin-avatar

Abandiin

[quote][pid=492391316,25499950,1]Reply[/pid] Post by [uid=34962610]haruspex[/uid] (2021-02-10 18:30):

如果还是按照10年前正统的理解,7nm的确应该上GAA了,或者说7是最后一代还可以不上GAA的工艺节点,5nm必须上。

不过现在嘛……tsmc的3nm还打算继续用finfet[s:ac:哭笑] 大家集体撞墙,头铁的intel就疯狂延期,精明的tsmc那边线宽早就成商标了,和实际工艺参数已经没有关系了,大家一起瞎标~

所以intel这个7的设计密度直接标4nm都可以,要是不要脸一点儿叫3nm也没啥问题,所以延期也是正常的事儿。[/quote]虽然密度指标上是这样,但是密度指标指的是高密度版本,Intel拿来做CPU的是高性能版本(容易上高频但是密度低一些),台积电做CPU的是高密度版本,实际密度又差不多了
WoIf-avatar

WoIf

Reply to [pid=492404386,25499950,1]Reply[/pid] Post by [uid=34962610]haruspex[/uid] (2021-02-10 19:24)
69亿晶体管到71亿晶体管
规模基本没怎么加,主要是结构改动而不是扩展
比起cml到rkl的增加,zen3这点晶体管增加不算什么吧[s:ac:茶]
反正我相信AMD后续有很多牙膏可挤,后端潜力开发的不够
M A G A R O-avatar

M A G A R O

Reply to [pid=492404646,25499950,1]Reply[/pid] Post by [uid=42569503]空灵繁星[/uid] (2021-02-10 19:25)
TSMC也就在移动SoC上能做到比较高的密度,真到了桌面级频率的产品,也一样得放弃密度改用相对HP的库,密度也一样要下降。N7节点设计密度可以到100左右,拿去做移动可以做到90,拿来做桌面就只剩60,当然这也不完全是HP库的问题,但对于同一个节点而言比SRAM密度是公平的,因为如果你要有不同的倾向性,大家需要做的取舍其实都差不多。
M A G A R O-avatar

M A G A R O

Reply to [pid=492406084,25499950,1]Reply[/pid] Post by [uid=62165221]我要开小号A[/uid] (2021-02-10 19:32)
因为ZEN大量的晶体管都是拿来做的cache,在cache不变的情况下,比总晶体管数量意义不大。得看具体的设计,ZEN3增加了ROB,增加了INT和FP的规模,增加了各种端口的总量,在规模上有明显的提升,只是因为CPU核心部分占的晶体管在32MB的L3 cache冲淡下看不太出来罢了,你直接比核心部分,扒掉L1和L2,ZEN3一个核心比ZEN2大了15%,基本相当于IPC提升幅度,性能不还是靠规模换出来的[s:ac:哭笑]

不过AMD也的确应该提升一下前端了,ZEN3这个后端规模,再继续用4发射有些感觉不太够。
WoIf-avatar

WoIf

Reply to [pid=492408922,25499950,1]Reply[/pid] Post by [uid=34962610]haruspex[/uid] (2021-02-10 19:45)
[img]https://img.nga.178.com/attachments/mon_202102/10/9aQizn-4km6Z1cT3cS1cj-p7.jpg[/img]
我又重新看了一遍,AMD叫扩规模,那Intel这边算啥[s:ac:擦汗]
至于说,把缓存抛开单独看内核微架构的扩增[s:ac:擦汗]行吧,毕竟AMD增加同频性能全靠缓存的,离开大缓存屁用没有[s:a2:doge]