Creag
2021-05-20T05:27:31+00:00
[url]http://www.geil.com.tw/news/?id=41[/url]
和ADL一样都是Q4上市,容量可选16G和32G
顺便一提虽然DDR5支持单条双通道,但其实和DDR4的单通道带宽是相同的
Reply to [pid=517533822,26831907,1]Reply[/pid] Post by [uid=63135423]青鸟号机[/uid] (2021-05-20 15:10)DDR5刚出,这时许肯定就这么烂啊,DDR4刚上的时候2133CL18真的跑得过DDR3 1800CL10的效能吗.。
[quote][pid=517533629,26831907,1]Reply[/pid] Post by [uid=101569]xiaox[/uid] (2021-05-20 15:09):
这厂商好几年没见到有产品了,这是死而复生了?[/quote]一直在出啊,geil还有TUF联名的
Reply to [pid=517536371,26831907,1]Reply[/pid] Post by [uid=39070316]Pioneer丶[/uid] (2021-05-20 15:18)
第一个是jedec标准参数,后面都是xmp.
[quote][pid=517536371,26831907,1]Reply[/pid] Post by [uid=39070316]Pioneer丶[/uid] (2021-05-20 15:18):
为啥4800的时序反而高。[/quote]4800C40是JEDEC标准时序
64bit x2 变成 32bit x4,内存同频效能会有提升
最顶级的7200C36时序已经很好了,不过早期怕是天价
Reply to [pid=517533822,26831907,1]Reply[/pid] Post by [uid=63135423]青鸟号机[/uid] (2021-05-20 15:10)
换算下来3000cl16,3600cl18,也还是主流水平吧
金邦之前ddr时代的金条是那个时候的梦想,可惜一晃十多年过去了,买不到那个样子的金邦,只好换威刚了
DDR4平台再战三年,到时候估计DDR5已经非常成熟了,正好一波换
带宽是高了,延迟突破天际了。 按照+200频率=主时序-1=延迟,最高端的相当于3600C18的表现。
看来没个两年还是打不过末代DDR4
Reply to [pid=517533822,26831907,1]Reply[/pid] Post by [uid=63135423]青鸟号机[/uid] (2021-05-20 15:10)
时序问题你得分两部分看。一方面本来DDR内存的物理延迟,这么多年来也并没有说和带宽一样猛烈下降,实际上DDR2时代就有1000CL4的条子,只看CL的话,这个物理延迟到现在都很少有条子能做到,相当于4000CL16。所以D5的条子,物理延迟做到目前这个水平,也就是7200CL36是没什么问题的。
另一方面跟随时代进步的是CPU的缓存,AMD已经把L3拉到了32MB,11代rocketlake因为工艺问题缓存没做大,但12代alderlake所有核心的L2+L3总量也会接近40MB,在缓存不断增大以后,对内存延迟的敏感性会下降,而更需要带宽。这点在ZEN3上已经得到了验证,其实更好的证据是apple M1,M1标配LPDDR4内存,等效CL值超过100,但实际性能并没有因为这个受到影响,因为M1里也有很大的SLC。
所以D5的方向没问题。分割通道粒度,翻倍带宽,保证基本不变的物理延迟,这是符合下一代PC的整体架构发展的。
我的观点是随着下一代平台的cache容量显著增加,对内存延迟的要求会下降,带宽会变得更重要。所以即便是初代D5,应该也可以明显和末代最顶级的D4拉开应用差距,毕竟D4的带宽永远也追不上D5。
Reply to [pid=517600830,26831907,1]Reply[/pid] Post by [uid=41768637]三刀流1314[/uid] (2021-05-20 18:46)
延迟打平,带宽翻倍就被吞了?